芯片尺寸在接下來(lái)的幾年將持續(xù)微縮，不過(guò)芯片制造商也面臨許多挑戰(zhàn)。在美國(guó)舊金山舉行的國(guó)際固態(tài)電路會(huì)議(ISSCC)上，英特爾(Intel)資深院士、制程架構(gòu)與整合總監(jiān)Mark Bohr列出32奈米以下制程節(jié)點(diǎn)遭遇的五大障礙/挑戰(zhàn)，也提出了有潛力的解決方案。 

1. 微影技術(shù)(patterning or lithography) 

　　問(wèn)題：光學(xué)波長(zhǎng)微縮的速度跟不上IC尺寸微縮的速度。 

　　目前的解決方案：「解析度增強(qiáng)(Resolution-enhancement)」技術(shù)，例如光學(xué)鄰近校正(optical-proximity correction)、相移光罩(phase-shift)和浸潤(rùn)式微影(immersion lithography)等，在32nm節(jié)點(diǎn)得到了采用。除了這些增強(qiáng)技術(shù)，布線(xiàn)約束(layout restriction)，例如單向性(unidirectional)、柵格布線(xiàn)(gridded layout)和約束線(xiàn)(restricted line)，加上空間整合(space combination)等，也不得不逐漸被采用。 

　　未來(lái)的解決方案：雙圖案微影(Double-patterning)技術(shù)和運(yùn)算微影(computational lithography)也是用以因應(yīng)22nm甚至16nm制程的技術(shù)選項(xiàng)，直到深紫外光(EUV)微影的光波長(zhǎng)縮減與解析度增強(qiáng)表現(xiàn)能達(dá)到水平?！?nbsp;

2. 電晶體(transistor options) 

　　問(wèn)題：由于閘極氧化層漏電(gate oxide leakage)問(wèn)題，傳統(tǒng)制程微縮早在21世紀(jì)初期就遭遇瓶頸。 

　　目前的解決方案：當(dāng)傳統(tǒng)微縮技術(shù)失效時(shí)，high-k電介質(zhì)和金屬閘極等方案，顯著增強(qiáng)了MOSFET的密度、性能和功耗效率，并提供了持續(xù)的進(jìn)展。 

　　未來(lái)的解決方案：基板工程學(xué)(Substrate engineering)讓晶圓中的P通道遷移率得以增強(qiáng)，但對(duì)n通道元件可能無(wú)效。多閘極電晶體如FinFET、Tri-Gate和Gate-All-Around元件改善了靜電(electrostatics)，也加深了亞閾值梯度(threshold slopes)，不過(guò)可能會(huì)遇到寄生電容、電阻問(wèn)題。 

　　三五族(III-IV)通道材料如Insb、InGaAs和InAs有助于在低作業(yè)電壓下提升開(kāi)關(guān)速度，主要是因?yàn)檫w移率提升，但在實(shí)際可行的CMOS解決方案問(wèn)世前還是有很多挑戰(zhàn)。 

3. 導(dǎo)線(xiàn)(interconnect) 

　　問(wèn)題：需要新的方案來(lái)減緩電阻系數(shù)(resistivity)和其他問(wèn)題。 

　　目前的解決方案：現(xiàn)有制程采用銅導(dǎo)線(xiàn)、low-k等技術(shù)讓每一代導(dǎo)線(xiàn)縮小0.7倍。 

　　未來(lái)的解決方案：3D芯片堆疊和直通矽晶穿孔(through-silicon vias，TVS)等技術(shù)，提供了更高的芯片與芯片間導(dǎo)線(xiàn)密度；不過(guò)3D芯片堆疊的缺點(diǎn)是增加了采用TSV的制程成本，而由于芯片穿孔，矽晶面積會(huì)有所損失，也會(huì)遇到電源傳遞與散熱挑戰(zhàn)。 

　　如果能開(kāi)發(fā)出具成本效益的方案，在矽技術(shù)中整合光子(photonics)技術(shù)，就能用光學(xué)導(dǎo)線(xiàn)來(lái)克服頻寬瓶頸。在芯片間采用光學(xué)導(dǎo)線(xiàn)也許還很遙遠(yuǎn)，因?yàn)楹茈y配合芯片尺寸來(lái)微縮光收發(fā)器和導(dǎo)線(xiàn)。 

4. 嵌入式內(nèi)存 

　　問(wèn)題：現(xiàn)今的設(shè)計(jì)需要優(yōu)于SRAM的高密度內(nèi)存。 

　　目前的解決方案：傳統(tǒng)的6T SRAM內(nèi)存單元已經(jīng)應(yīng)用在處理器等產(chǎn)品中采用。 

　　未來(lái)的解決方案：除了傳統(tǒng)的DRAM、eDRAM和快閃內(nèi)存之外，浮體單元(floating-body cell)、相變化(phase-change)內(nèi)存和seek-and-scan probe內(nèi)存，都能提供比6T SRAM更高的位元密度。但在不進(jìn)行其他折衷的情況下，要在單晶圓邏輯制程上整合新的內(nèi)存制程會(huì)比較困難。”  

5. 系統(tǒng)整合 

　　問(wèn)題：僅透過(guò)簡(jiǎn)單采用更小的電晶體來(lái)制造更復(fù)雜的系統(tǒng)元件是不夠的。 

　　目前的解決方案：新一代的處理器微縮技術(shù)能實(shí)現(xiàn)更佳功率效益、電源管理、并行處理、整合外圍電路和SoC特性，產(chǎn)出多核、多功能產(chǎn)品。 

　　未來(lái)的解決方案：也許可以參考大自然的一些案例(例如人類(lèi)的大腦)，來(lái)思考在電子世界實(shí)現(xiàn)更高度整合的最佳途徑。 


(參考原文：Intel lists five challenges for IC scaling ，by Mark LaPedus)