UHF RFID系統(tǒng)讀寫(xiě)器硬件電路主要由控制處理模塊及其外圍電路、射頻收發(fā)模塊及天線(xiàn)組成，其中控制處理模塊和射頻收發(fā)模塊是讀寫(xiě)器硬件系統(tǒng)的核心?？刂铺幚砟K又可分為基帶處理單元和控制單元，目前國(guó)內(nèi)市面上的UHF RFID系統(tǒng)讀寫(xiě)器控制處理模塊硬件的主流設(shè)計(jì)方案是以ASIC(專(zhuān)用集成電路)組件、微處理器來(lái)實(shí)現(xiàn)。

　　1 控制處理模塊的硬件設(shè)計(jì)

　　UHF RFID系統(tǒng)讀寫(xiě)器的控制處理模塊主要完成對(duì)射頻收發(fā)模塊的控制，實(shí)現(xiàn)對(duì)高頻信號(hào)的配置、編碼、解碼、校驗(yàn)、防碰撞、協(xié)議控制，承擔(dān)讀寫(xiě)器與外部設(shè)備或主機(jī)之間的應(yīng)用接口等功能。目前，一是在同一片高集成度、高性能單片機(jī)、ARM、DSP或FPGA中實(shí)現(xiàn)控制處理模塊的控制單元與基帶處理單元，完成相關(guān)功能，其次是將控制單元與基帶處理單元分離，采用單片機(jī)+單片機(jī)、單片機(jī)+DSP、單片機(jī)+FPGA、DSP+FPGA、ARM+FPGA等多控制器結(jié)構(gòu)的實(shí)現(xiàn)方法，前者實(shí)現(xiàn)控制單元的協(xié)議解析、防碰撞等，后者實(shí)現(xiàn)基帶處理單元的編碼、解碼、濾波、校驗(yàn)等，這些基于高端微處理器的讀寫(xiě)器占據(jù)了市場(chǎng)的主要份額。

　　1.1 控制單元與基帶處理單元結(jié)合在一起實(shí)現(xiàn)控制處理模塊

　　此時(shí)，微處理器的選擇至關(guān)重要，要求有相對(duì)高的速度、比較高的穩(wěn)定性和豐富的I/O設(shè)備端口，而且還要有相對(duì)低的功耗。

　　1.1.1 采用單片機(jī)

　　目前單片機(jī)常用的有MCS-51系列、PIC系列等器件，以8位、16位為主，一般沒(méi)有操作系統(tǒng)，采用單片機(jī)實(shí)現(xiàn)控制處理模塊，電路設(shè)計(jì)比較簡(jiǎn)單、成本較低，有很強(qiáng)的接口性能。文獻(xiàn)控制處理模塊就是由C8051F340單片機(jī)及其最小系統(tǒng)組成，負(fù)責(zé)通過(guò)USB接口接收上位機(jī)發(fā)送的指令，解析指令并對(duì)射頻收發(fā)芯片AS3992進(jìn)行控制，將AS3992的反饋信息傳輸給上位機(jī)。文獻(xiàn)利用單片機(jī)C8051F120實(shí)現(xiàn)控制處理模塊，完成信號(hào)的編解碼、數(shù)據(jù)處理、與上位機(jī)通信并響應(yīng)其命令等功能。存在的問(wèn)題是單片機(jī)能實(shí)現(xiàn)的功能比較簡(jiǎn)單，邏輯接口數(shù)據(jù)量較少，功能的擴(kuò)展能力不強(qiáng)，數(shù)據(jù)處理速度相對(duì)較低，實(shí)時(shí)性不夠，因此適合控制需求相對(duì)簡(jiǎn)單的場(chǎng)合，與現(xiàn)在產(chǎn)品網(wǎng)絡(luò)化、智能化存在一定的差別。

　　1.1.2 采用ARM處理器

　　ARM系列處理器可靠性、安全性高，功耗低，速度快、處理能力強(qiáng)，接口資源豐富，擴(kuò)展能力強(qiáng)、兼容性好，同時(shí)可加載Linux、WinCE等復(fù)雜操作系統(tǒng)，具有較強(qiáng)的事務(wù)管理功能，屬于高性能的處理器。通常選擇ARM7/ARM9/ARM11處理器實(shí)現(xiàn)控制處理模塊，基帶信號(hào)的配置、編解碼、數(shù)據(jù)校驗(yàn)、協(xié)議控制、多標(biāo)簽的訪(fǎng)問(wèn)以及防沖突過(guò)程等通過(guò)軟件編程實(shí)現(xiàn)，交由ARM處理器進(jìn)行控制，具有較好的實(shí)時(shí)性，無(wú)需外接存儲(chǔ)器，在滿(mǎn)足要求的同時(shí)，可降低成本，缺點(diǎn)是成本相對(duì)于單片機(jī)較高。文獻(xiàn)選用三星公司基于ARM11的S3C6410微處理器通過(guò)移植Linux操作系統(tǒng)、軟件編程來(lái)實(shí)現(xiàn)控制處理模塊，完成設(shè)備驅(qū)動(dòng)，PIE編碼、FM0解碼、CRC校驗(yàn)等數(shù)據(jù)處理功能。文獻(xiàn)采用三星ARM9微處理器S3C2440A，構(gòu)建最小硬件系統(tǒng)，移植嵌入式 Linux系統(tǒng)，實(shí)現(xiàn)控制處理模塊。

　　1.1.3 采用DSP

　　比較高端的讀寫(xiě)器控制處理模塊常使用DSP芯片，增加讀寫(xiě)器的靈敏度，擴(kuò)展讀寫(xiě)距離。DSP芯片信號(hào)處理、運(yùn)算能力強(qiáng)大，編譯和執(zhí)行效率非常高，特別適合數(shù)字信號(hào)的運(yùn)算、處理，但控制能力一般，綜合應(yīng)用能力不及單片機(jī)。文獻(xiàn)采用DSP芯片TMS320F2812PGFA構(gòu)成整個(gè)系統(tǒng)的控制核心及數(shù)據(jù)處理，負(fù)責(zé)信號(hào)的編碼、解碼、液晶顯示和串口通信等的控制。文獻(xiàn)采用DSP芯片ADSP-BF5311實(shí)現(xiàn)控制處理模塊，控制電路的工作狀態(tài)，配置外設(shè)寄存器，接收基帶信號(hào)并對(duì)其進(jìn)行處理，完成對(duì)基帶信號(hào)的解碼和校驗(yàn)，產(chǎn)生控制標(biāo)簽狀態(tài)的命令，對(duì)其進(jìn)行編碼，并發(fā)送給射頻模塊進(jìn)行調(diào)制和放大，執(zhí)行防沖突處理程序，控制讀寫(xiě)器與計(jì)算機(jī)的通信，將成功識(shí)別的標(biāo)簽ID傳送給計(jì)算機(jī)。

　　1.1.4 采用FPGA